1.실험목적
op amp의 각종 특성을 이해하고 다양한 응용력을 학습한다.
2.관계이론
@연산증폭기
연산 증폭기는 바이폴라 트랜지스터 (bipolar transistor)와 fet 를 사용하여 이상적인 증폭기를
실현시킬 목적으로 만든 아날로그 ic 로 그 구조는 그림과 같다.
먼저 차동 증폭기는 연산 증폭기의 입력단에 사용되어 높은 입력저항과 전압이
득을 제공하며 반전.비반전 단자을 제공한다.또 이미터 폴로워 (emitter follower)
로써 낮은 출력저항을 구현한다.우리는 증폭기를 해석할때 증폭기와 증폭기의 결합은
콘덴서에 의한 경우가 많으며 교류신호만을 뽑아낼 목적으로 사용해 왔다.그러나 그러한
용량이 큰 콘덴서를 ic 내에 만드는 것은 불가능하다.따라서 cc와ce로 구성된 증폭단의
출력이 직접 이미터 폴로워에 연결될 경우 직류 성분이 그대로 입력되므로 증폭단의
직류 성분을 조절할 목적으로 증폭단과 이미터 폴로워 사이에 레벨 조정기를 둔다.
아래의 연산증폭기의 기호로서 비반전단자(),반전단자(-)출력단자가 있으며
비반전단자와 반전단자 사이의 차동전압을 증폭하여 출력한다.
이는 연산 증폭기의 입력단에 차동 증폭기가 사용되어 연산 증폭기의 동작에
지배적인 역할을 하기 때문이다.
@연산 증폭기의 특성
연산 증폭기는 bjt혹은 fet 등을 사용해서 얻어지며 실제의 경우 높은
이득과 높은 동상신호 제거비를 갖는다.
1.높은 입력저항을 갖는다.
2.낮은 출력저항을 갖는다.
3.높은 이득을 갖는다.
4.높은 동상신호 제거비를 갖는다.
5.낮은 소비전력을 갖는다.
6.온도 및 전원전압의 변동에 영향을 받지 않는다.
7.주파수 대역폭이 크다.
8.출력 오프셋 전압이 거의 0이다.
@반전 증폭기
입력이 반전 입력단자에 가해져 그 결과 출력이 입력신호와 역상인 신호로서 (이하 생략)
